De transistores planares a FinFET

Últimamente se habla mucho de los transistores FinFET, sobre todo desde que las empresas que faltaban por alcanzar a intel en este sentido se han acabado pasando a este tipo de transistores con sus procesos de 16 o 14 nanometros. ¿Por qué ha hecho falta saltar a transisores FinFET y dejar de usar planares? Vamos a poner la situación en contexto:

Intel fue el primer fabricante en empezar a usar FinFET en sus 22 nanometros mientras que TSMC y Samsung (en este caso cuando se habla de Samsung, también se habla de Globalfoundries porque acabaron licenciando los 14nm de Samsung) parece que van a dar el salto definitivo durante este año 2015. En un inicio, TSMC y Samsung tenían planeado saltar a FinFET hacia el tercer trimestre de 2014, al menos según lo que se venía comentando por medio de analistas del sector como Gartner. Pero comenzaron los retrasos. Según Samuel Wang, analista de Gartner:

«Compared to the schedule we know today, it seems that all suppliers have experienced two to four quarters of delays in 16nm/14nm finFETs»

Por lo que parece, los FinFET son más complicados de afinar de lo que se esperaba. En este caso no solo hay que tener en cuenta la complicación de cambiar de transistores. A esto también se le ha acabado sumando el tener que utilizar multiple patterning y esquemas de interconexión variopintos que han añadido confusión en el mercado. El esquema de interconexión es algo que he comentado ya en otras ocasiones y que hace que el proceso de 14nm de intel sea más denso que los de TSMC o Samsung, que a efectos prácticos son más bien 20nm con transistores FinFET.

Estos retrasos como es lógico han acabado afectando a los clientes de estas empresas, ya sea Altera con su retraso en sacar al mercado sus nuevas FPGA porque a intel se le retrasó unos meses su proceso de 14nm o la salida al mercado de una forma bastante discreta de productos fabricados en Samsung o TSMC y sus nuevos 14 y 16nm. El analista de Gartner anteriormente mencionado comentaba también que para 2016 esos procesos ya deberían estar funcionando con altos volumenes de producción.

Se calcula que muchas empresas fabless necesitarán de unas tres veces más cantidad de dinero para pasar sus diseños de los procesos planares de antes a los FinFET de ahora, lo que hace que solo las empresas que disponen de un buen colchón estén dispuestas acutalmente a dar el salto mientras que muchas otras parece que siguen teniendo que conformarse con estar en los 28nm planares. Este proceso es actualmente el que mejor coste por transistor está proporcionando a muchas fabless.

¿Por qué existen estos problemas con FinFET?

A medida que los transistores se hacían más pequeños, el control de la puerta se hacía cada vez más problemático. Esto llegó a un punto muy complicado en los chips planares de 20nm. A el efecto que sucede en este caso se le conoce como short-channel effect, lo que prácticamente obligaba a dejar de usar transistores planares. A partir de ese momento, el canal por el que fluiría la corriente es tridimensional, pudiendo aumentar la cantidad de corriente que puede pasar por el transistor aún teniendo el transistor un tamaño bidimensional menor.

Pero este salto conlleva más trabajo en tres campos: Diseño, fabricación y coste.

En cuestiones de diseño, el salto al double patterning desde el single patterning al que estaban acostumbrados desde hace muchas generaciones de procesos de fabricación hace que en este campo se haya experimentado un salto en complejidad grande en poco tiempo.

El problema en el aspecto de la fabricación es más fácil de ver ya que se pasa de tener que fabricar transistores planos a otros que tienen como una «chepa» (La parte Fin del transistor FinFET) que salta hacia arriba. Esa chepa es la parte 3D del transistor que permite que el canal pueda transmitir más corriente. Durante la fabricación de transistores FinFET es dificil controlar que esas chepas tengan todas la misma forma y también es dificil medir esas variaciones. Encontrar defectos es por lo tanto más costoso que antes.

Pero hablando de productos cuya intención es comercializarse, el mayor problema de los tres es el coste. Según Gartner el coste de media que tiene el diseño de un circuito integrado en el proceso 28nm planar ronda los 30 millones de dólares, frente a 80 millones de dólares en 14nm FinFET para un circuito integrado equivalente. Un circuito integrado de alta gama puede acabar disparando este coste todavía más.

El coste de horas hombre a la hora de hacer el nuevo diseño con el double patterning y demás también se dobla de un proceso a otro.

Y por último, el coste por oblea pasa de unos 3500 dólares para una oblea de 300 milímetros en 28nm planar a unos 4800 dólares por una oblea de también 300 milímetros en 14/16nm FinFET.

¿Cómo están afrontando esto los fabricantes de semiconductores?

Intel ha intentado a toda costa mejorar el coste por transistor en sus 14nm FinFET dando un paso extra en el aumento de densidad de transistores. También ha mejorado todo lo que ha podido el esquema de interconexión.

Samsung y TSMC han reutilizado los esquemas de interconexión de 20nm para que sus costes de i+d no se disparen demasiado y sobre ese esquema han puesto los transistores FinFET. Aunque esta aproximación tiene ahorros en i+d tiene la desventaja de que la densidad de transistores no aumenta con lo que el coste de fabricar un procesador es más alto al ocupar un área mayor de la oblea en el caso de que se quiera meter un número de transistores comparable al proceso de intel. Lo comido por lo servido.

Globalfoundries directamente tiró la toalla con sus 14nm-XM y licenció la tecnología de Samsung para los 14nm FinFET.

Por el momento parece que intel sigue a la cabeza en procesos de fabricación con su segunda generción de transistores FinFET con su forma perfeccionada. Mientras, Samsung ha comenzado a fabricar en masa su primera generación de FinFET que podemos ver en el exynos 7420 con transistores 14nm LPE y de TSMC poco se sabe todavía.